MLR PATTERN FORMING METHOD

Patent number:

JP7074087

Publication date:

1995-03-17

Inventor:

LEE JUN SEOK

Applicant:

GOLD STAR ELECTRON CO LTD

Classification:

- international:

H01L21/027; G03F7/26

- european:

Application number:

JP19930306131 19931112

Priority number(s):

Also published as:


US5376227 (A1)

DE4338778 (A1)

Abstract of JP7074087

PURPOSE: To obtain an accurate pattern of an MLR, by etching an exposed part of a second inorganic resist film, etching a first inorganic resist film by using an unexposed part as a mask, and etching in order an intermediate layer and a lower layer resist film by using an upper layer resist film pattern as a mask.

CONSTITUTION: A lower layer resist film 65 is vapor deposited on a semiconductor substrate 61 wherein a semiconductor element 63 having step-difference is formed. On the film 65, an intermediate layer 67 is formed, on which an upper layer resist film 69 composed of a first inorganic resist film 70 and a second resist film 71 is vapor deposited. Exposure is performed by using a pattern mask 73, and the exposed part 76 of the second inorganic upper resist film 71 is etched. By using the second inorganic upper resist film 71 of the unexposed part as a mask, the exposed part of the first inorganic upper layer resist film 70 is etched. By using the obtained pattern of the upper layer resist film 69 as a mask, the intermediate layer 67 and the lower layer resist film 65 are etched, and an MLR pattern 77 is obtained.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-74087

(43)公開日 平成7年(1995)3月17日

| (51) Int.Cl. ⁶ | 識別記号 | 庁内整理番号 | FΙ | 技術表示箇所 |
|---------------------------|---------------------|--------------------|--------------|---------------------------------------|
| H01L 21/027 G03F 7/26 | 5 1 1 | 7124-2H 7352-4M | H01L | 21/ 30 5 7 3 |
| | | | 審査請求 | 未請求 請求項の数18 FD (全 7 頁) |
| (21)出顧番号 | 特願平 5-306131 | | (71)出顧人 | 591044131 ゴールド スター エレグトロン カンバ |
| (22)出顧日 | 平成5年(1993)11 | 月12日 | | ニー リミテッド GOLD STAR ELECTRON |
| (31)優先権主張番号 | 21233/19 | 9 2 | | COMPANY LIMITED |
| (32) 優先日 | 1992年11月12日 | | | 大韓民国 チュングチェオンプグード チ |
| (33)優先権主張国 | 韓国(KR) | | | ェオンジューシ ヒャンギエオンードン |
| (31)優先権主張番号 | | 9 2 | (20) VEUR-16 | 50 ズン・ソク・リ |
| (32) 優先日 | 1992年11月19日 | | (72)発明者 | 大韓民国・ソウルーシ・ソンプクーグ・ザ |
| (33)優先權主張国 | 韓国(KR) | | | 人権氏国・プラルーン・プラファーラーラー ンイ2ートン 238-82 |
| | | | (74)代理人 | 弁理士 山川 政樹 |

(54) 【発明の名称】 MLRパターン形成方法

(57)【要約】

【目的】 正確なパターンが得られる無機質レジストを 用いたMLRパターン形成方法を提供することにある。 【構成】 段差を有する半導体素子の形成された半導体 基板上に下層レジスト膜を蒸着するステップと、下層レ ジスト膜上に中間層を形成するステップと、中間層上に 第1無機質レジスト膜と第2無機質レジスト膜とからな る上層レジスト膜を蒸着するステップと、パターンマス クを用いて上層レジスト膜を露光するステップと、上層 レジスト膜中、第2無機質レジスト膜の露光部分をエッ チングするステップと、残っている第2無機質レジスト 膜の露光部分をマスクとして第1無機質レジスト膜をエ ッチングして上層レジスト膜のパターンを形成するステ ップと、上層レジスト膜のパターンをマスクとして中間 層と下層レジスト膜とを順次エッチングして、MLRパ ターンを形成するステップと、残っている上層レジスト 膜のパターンを除去するステップと、を含む。

【特許請求の範囲】

【請求項1】 段差を有する半導体案子の形成された半 導体基板上に下層レジスト膜を蒸着するステップと、 下層レジスト膜上に中間層を形成するステップと、 中間層上に第1無機質レジスト膜と第2無機質レジスト 膜とからなる上層レジスト膜を蒸着するステップと、 パターンマスクを用いて上層レジスト膜を露光するステップと、 ップと、

上層レジスト膜中、第2無機質レジスト膜の露光部分を エッチングするステップと、

残っている第2無機質レジスト膜の非露光部分をマスク として第1無機質レジスト膜をエッチングして上層レジ スト膜のパターンを形成するステップと、

上層レジスト膜のパターンをマスクとして中間層と下層 レジスト膜とを順次エッチングして、MLRパターンを 形成するステップと、

残っている上層レジスト膜のパターンを除去するステッ プと、

を含むことを特徴とするMLRパターン形成方法。

【請求項2】 下層レジスト膜を半導体素子の段差の1 20 30%以上の厚さで形成することを特徴とする請求項1 記載のMLRパターン形成方法。

【請求項3】 下層レジスト膜として、有機質レジスト 膜を用いることを特徴とする請求項1記載のMLRパタ ーン形成方法。

【請求項4】 下層レジスト膜として、無機質レジスト 膜を用いることを特徴とする請求項2記載のMLRパタ ーン形成方法。

【請求項5】 下層レジスト膜として、GerSel-xを用いることを特徴とする請求項4記載のMLRパターン形成 30 方法

【請求項6】 上層レジスト膜として、Ag2Se/GexSe 1-x を用いることを特徴とする請求項1記載のMLRバ ターン形成方法。

【請求項7】 上層レジスト膜として、AgzSe/AszSo や AgzSes AgzTe /As-Te のいずれかを用いることを 特徴とする請求項1記載のMLRバターン形成方法。

【請求項8】 第1無機質の上層レジスト膜は、高周波スパッタ (RF Sputter) で2000~3000Å厚さで形成することを特徴とする請求項1記載のMLRパター 40ン形成方法。

【請求項9】 第2無機質の上層レジスト膜は、高周波スパッタで500Å以下の厚さで形成することを特徴とする請求項1記載のMLRパターン形成方法。

【請求項10】 上層レジスト膜が、ポジティブであることを特徴とする請求項1記載のMLRパターン形成方法。

【請求項11】 第2無機質の上層レジスト膜の露光部分を、アルカリ溶液でエッチングすることを特徴とする請求項10記載のMLRパターン形成方法。

【請求項12】 上層レジスト膜のパターンの中、第2 無機質の上層レジスト膜は、HNO3-HCI-H2O化合物溶液で 除去することを特徴とする請求項1記載のMLRパター ン形成方法。

2

【請求項13】 上層レジスト膜のパターンの中、第1 無機質の上層レジスト膜を、アルカリ溶液で除去することを特徴とする請求項1記載のMLRパターン形成方法。

【請求項14】 上層レジスト膜のパターンの中、第1 0 無機質の上層レジスト膜を、CF4、CHF3、SF6 のような ガスのいずれかを用いて除去することを特徴とする請求 項1記載のMLRパターン形成方法。

【請求項15】 段差を有する半導体素子の形成された 半導体基板上に下層レジスト膜を蒸着するステップと、 下層レジスト膜上に中間層を形成するステップと、 中間層上に第1無機質レジスト膜と第2無機質レジスト 膜とからなる上層レジスト膜を蒸着するステップと、 パターンマスクを用いて上層レジスト膜を露光するステップと、 ップと、

0 上層レジスト膜中、第2無機質レジスト膜の非露光部分をエッチングするステップと、

残っている第2無機質レジスト膜の露光部分をマスクと して第1無機質レジスト膜をエッチングして上層レジス ト膜のパターンを形成するステップと、

上層レジスト膜のパターンをマスクとして中間層と下層 レジスト膜とを順次エッチングして、MLRパターンを 形成するステップと、

残っている上層レジスト膜のパターンを除去するステップと、

80 を含むことを特徴とするMLRパターン形成方法。

【請求項16】 上層フォトレジスト膜が、ネガティブであることを特徴とする請求項15記載のMLRパターン形成方法。

【請求項17】 第2無機質レジスト膜の非露光部分を、HNO3-HC1-H20化合物溶液でエッチングすることを特徴とする請求項15記載のMLRパターン形成方法。

【請求項18】 残っている上層レジスト膜のパターンをアルカリ溶液で除去することを特徴とする請求項15記載のMLRパターン形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体素子の製造工程 中の多重レベルレジスト工程(MLR)に関し、特に無 機質を用いたMLR工程のパターン形成方法に関する。 【0002】

【従来の技術】図1〜図4は従来の段差のない場合の有機質レジストを用いたMLRパターンの形成工程図である。図1に示すように、半導体基板11上に順次下層レジスト膜13、中間層15及びポジティブ上層レジスト 膜17を塗布する。下層レジスト膜13および上層レジ

スト膜17は有機質レジスト膜であり、中間層15は絶 縁膜としてSOG膜 (Spin On Glass) またはPE酸化 膜のいずれかを用いる。

【0003】図2に示すように、パターンマスク19を 用いて上層レジスト膜17を光源21に露光させる。ポ ジティブ上層レジスト膜17は露光された部分が現像時 に除去されるので、図3に示すように、上層レジスト膜 17のパターンを形成する。図4に示すように、上層レ ジスト膜17のパターンをマスクとして、中間層15お よび下層レジスト膜19をエッチングして、MLRパタ ーン23を形成する。後工程でMLRパターン23は、 下部層として用いられるポリシリコン膜、金属膜、また は酸化膜等をエッチング時のマスクとして作用する。従 来の有機質レジストを用いたMLRパターンを形成する 方法は、有機質の上層レジスト膜17のエッチング時、 CI- 基の反応によりMLRパターン23の側壁にポリマ -25が形成される。したがってパターンの密集度によ ってMLRパターン23が不規則な線幅バイアスを有す ることとなり、ミクロローディング効果 (micro-loadin g effect)が生じ臨界面積 (critical dimension)を調 20 節し難い問題点があった。

【0004】図5~図9は従来の段差のある場合の有機 質レジストを用いたMLRパターンの形成工程図であ る。図5を参照すれば、シリコン基板31上に3次元の キャパシタセル等のような表面の平坦な部分(P)およ び溝部分(R)を有する半導体素子33を通常の半導体 製造工程により、形成すると段差が発生することとな る。この段差を除去するためにMLR平坦化工程を施 す。すなわち、基板全面に有機質の下層レジスト膜35 を肉厚に蒸着し、下層レジスト膜35上にSOG膜やP E酸化膜のような絶縁膜を中間層37として形成し、そ の上に有機質の上層レジスト膜39を蒸着する。この 時、上層レジスト膜39はポジティブである。MLR平 坦化工程を行ったにしても半導体素子の段差によって全 ての表面が平坦化されない。

【0005】図6を参照すれば、MLR平坦化工程を行 った後、パターンマスク41を用いてコンタクトホール を定める。 コンタクトホールを定めるために光源43に 露光させる際、表面の段差によって半導体素子33の平 面部分(P)と溝部分(R)とで光源43に露光される 40 上層レジスト膜39の表面積が違うこととなる。 図7を 参照すれば、図1~図4と同様に、MLRパターン形成 工程を行ってMLRパターン45を形成する。

[0006]

【発明が解決しようとする課題】しかしながら、段差の ある場合、図6に示すように、平面部分(P)と溝部分 (R) とで露光される上層レジスト膜39の表面積が違 うこととなるので、所望する幅を有するMLRパターン 45を得ることができない。したがって、図9に示すよ

45の下部層である半導体案子33をエッチングしてコ ンタクトホール47を形成したとしても所望する大きさ のコンタクトホール47を得ることができないようにな る。 すなわち、 図8はコンタクトホール47の平面図 で、図に示すように平面部分(P)と溝部分(R)のコ ンタクトホール47の大きさが違う。したがって、有機 質レジストを用いた従来のMLRパターン形成方法は半 導体素子の段差が約1.5μm以上である場合には、平 坦化工程の後においても、その程度によって表面が平坦 とならず、図6に示すように、下部層である半導体素子 の段差が上部層のMLR膜まで保持されるので所望する MLRパターンを正確に形成することができない。

【0007】また、コンタクトホールマスク41を用い てコンタクトホール49を形成したとしてもコンタクト ホールの大きさが所望のようには形成されない。また、 段差のある場合にも、同様に有機質レジストを用いるの で、図1~図4の説明のように、MLRパターンの側面 にポリマーが形成されてコンタクトホールの形状の自体 も変形されることとなる。本発明の目的は、正確なパタ ーンが得られる無機質レジストを用いたMLRパターン 形成方法を提供することにある。

[8000]

【課題を解決するための手段】上記の目的を達成するた めに、本発明によれば、段差を有する半導体素子の形成 された半導体基板上に下層レジスト膜を蒸着するステッ プと、下層レジスト膜上に中間層を形成するステップ と、中間層上に第1無機質レジスト膜と第2無機質レジ スト膜とからなる上層レジスト膜を蒸着するステップ と、パターンマスクを用いて上層レジスト膜を露光する ステップと、上層レジスト膜中、第2無機質レジスト膜 の露光部分をエッチングするステップと、残っている第 2無機質レジスト膜の露光部分をマスクとして第1無機 質レジスト膜をエッチングして上層レジスト膜のパター ンを形成するステップと、上層レジスト膜のパターンを マスクとして中間層と下層レジスト膜とを順次エッチン グして、MLRパターンを形成するステップと、残って いる上層レジスト膜のパターンを除去するステップと、 を含むMLRパターン形成方法を提供する。

[0009]

【実施例】図10~図16は、本発明の実施例による無 機質レジストを用いたMLRパターンの形成工程図であ る。図10を参照すれば、半導体基板61上に3次元の キャパシタセルのような段差を有する半導体素子63が 形成されている。半導体素子63はその表面が溝部分 (R)と平坦部分 (P)とからなっている。 図11を参 照すれば、半導体素子63が形成された半導体基板61 上に、下層レジスト膜65を半導体素子63の段差の1 30%以上の厚さに蒸着して1次平坦化させる。下層レ ジスト膜65は、GerSer-r膜のような無機質レジスト膜 うに、このMLRパターン45を用いてMLRパターン 50 または有機質レジスト膜を用いることができる。

5

【0010】下層レジスト膜65上にPE酸化膜または SOG膜のような絶縁膜を中間層67として形成し、そ の上にポジティブ上層レジスト膜69を形成して2次平 坦化させる。したがって、その表面は完全に平坦化され た状態となる。

【0011】上層レジスト膜69は、GerSer-r膜のよう な第1無機質の上層レジスト膜70と、AgzSe のような 第2無機質の上層レジスト膜71との2層構造を有し、 上層レジスト膜69としてAg2Se/GerSe1-r の無機質レ ジスト膜の以外にも、Ag2S/As2S3 や As2Se3 または A 10 g2Te/As-Te 等を用いることができる。第1無機質の上 層レジスト膜70は高周波スパッタ (RF Sputter) で2 000~3000Å厚さで蒸着し、第2無機質の上層レ ジスト膜71は高周波スパッタで500Å以下の厚さで 蒸着形成する。

【0012】平坦化工程を行った後、図12のようにパ ターンマスク73を用いて光源75に露光すれば、上層 レジスト膜69の光源に露出された部分76はフォトド ーピング (photo doping) が起こる。第2無機質の上層 レジスト膜71の露光された部分76をアルカリ溶液で 図13のようにエッチングし、非露光部分の第2無機質 の上層レジスト膜71をマスクとして第1無機質の上層 レジスト膜70の露光された部分をエッチングして図1 4のような上層レジスト膜69のパターンを得る。図1 2において、図番(符号)76′は平面図で示した上層 レジスト膜69の露光された部分を示す。 上層レジスト 膜69は、その表面が完全に平坦化されているのでパタ ーンマスク73を用いて光源75への露出の時、露出さ れた部分76が同じ面積を有することとなる。

ターンのマスクとして中間層67と下層レジスト膜65 をエッチングしてMLRパターン77を得る。非露光部 分の上層レジスト膜69を全て除去する。上層レジスト 膜69中、第2無機質の上層レジスト膜71の非露光部 分は、HNOs-HC1-H2O化合物溶液で除去し、第1無機質の 上層レジスト膜70の非露光部分は、CF4 、CHF3、SF6 のようなガスまたはアルカリ溶液で除去する。

【0014】一方、ネガティブ上層レジスト膜を用いて MLRパターンを形成する場合、第2無機質の上層レジ スト膜71の非露光部分をHNOs-HCI-H2O化合物溶液でエ 40 ッチングし、露光部分の第2無機質の上層レジスト膜7 1をマスクとして第1無機質の上層レジスト膜70の非 露光部分をエッチングして上層レジスト膜69のパター ンを形成する。この上層レジスト膜69のパターンをマ スクとして中間層67と下層レジスト膜65をエッチン グしてMLRパターン77を形成する。MLRパターン 77の形成の後、残っている上層レジスト膜69、すな わち第2無機質の上層レジスト膜71と第1無機質の上 層レジスト膜70の露光部分76をアルカリ溶液または CF4 、CHF3、SF6 のようなガスを用いて除去する。

6

【0015】図17は前記から得られたMLRマスク7 7を用いてコンタクトホール79を形成する工程図であ る。MLRマスク77を用いて下部層である半導体素子 63をエッチングすれば、コンタクトホール79が形成 される。図16はコンタクトホール79を平面的に示し たもので、本発明では所望するMLRマスク77を得る ことができるので半導体素子63の溝部分(R)または 平面部分 (P) において全て所望の大きさのコンタクト ホール79を得ることができることが分かる。

【0016】図18, 19は露光の際、上層レジスト膜 69から発生するフォトドーピング現象を説明するため の図面である。図18のように、パターンマスク73を 用いて上層レジスト膜69を光源75に露光させると、 上層レジスト膜76の光源75に露光された部分76は フォトドーピングが起こる。したがって、上層レジスト 膜76の中、第2無機質の上層レジスト膜71であるAg 2Se の Ag が第1無機質の上層レジスト膜70であるGe "Sei-」へ移動して、Agt イオンがGerSei-」の電子中にト ラップされる。すなわち、光源75から光が走査された 上層レジスト膜69においては、

 $hv \rightarrow e^+ + h^+$

 $2hv + Ag_2Se \rightarrow 2Ag^+ + Se$ が生じる。

[0017]

【発明の効果】以上説明したように、本発明によれば、 次のような効果が得られる。従来の有機質レジスト膜を 用いる方法は、段差が1.5μm以上発生する場合、表 面を完全に平坦化することができないので正確なMLR パターンを得ることができない。本発明では、無機質レ 【0013】図15のように、上層レジスト膜69のパ 30 ジスト膜を用いるので、表面を完全に平坦化して正確な MLRパターンを得ることができる。したがって、後続 のMLRパターンを利用したコンタクトホールの形成時 にも、所望する大きさのコンタクトホールを得ることが できる。また、有機質のMLRエッチング時、ポリマが 形成される問題も解決することができるので、臨界面積 のバイアスが安定したこととなり、ミクロロディング効 果を減少させ、これにより解像力を向上することができ る。

【図面の簡単な説明】

【図1】 従来の段差のない場合の有機質レジストを用い たMLRパターンの形成工程図である。

【図2】従来の段差のない場合の有機質レジストを用い たMLRパターンの形成工程図である。

【図3】従来の段差のない場合の有機質レジストを用い たMLRパターンの形成工程図である。

【図4】 従来の段差のない場合の有機質レジストを用い たMLRパターンの形成工程図である。

【図5】従来の段差のある場合の有機質レジストを用い たMLRパターンの形成工程図である。

【図6】従来の段差のある場合の有機質レジストを用い 50

7

たMLRパターンの形成工程図である。

【図7】従来の段差のある場合の有機質レジストを用いたMLRパターンの形成工程図である。

【図8】図7のMLRパターンを用いたコンタクトホールの形成工程図である。

【図9】図7のMLRパターンを用いたコンタクトホールの形成工程図である。

【図10】本発明の実施例による無機質レジストを用いたMLRパターンの形成工程図である。

【図11】本発明の実施例による無機質レジストを用い 10 たMLRパターンの形成工程図である。

【図12】本発明の実施例による無機質レジストを用いたMLRパターンの形成工程図である。

【図13】本発明の実施例による無機質レジストを用いたMLRパターンの形成工程図である。

【図14】本発明の実施例による無機質レジストを用いたMLRパターンの形成工程図である。

【図15】本発明の実施例による無機質レジストを用いたMLRパターンの形成工程図である。

8 【図16】図15のMLRパターンを用いたコンタクト ホールの形成工程図である。

【図17】図15のMLRパターンを用いたコンタクトホールの形成工程図である。


【図18】図10~図17のMLRパターン形成の時、露光原理を説明するための図である。

【図19】図10~図17のMLRパターン形成の時、露光原理を説明するための図である。


【符号の説明】

- 61 半導体基板
 - 63 半導体案子
 - 65 下層レジスト膜
 - 67 中間層
 - 69 上層レジスト膜
 - 70 第1無機質上層レジスト膜
 - 71 第2無機質上層レジスト膜
 - 73,77 パターンマスク
 - 75 光源


【図1】




【図3】




【図5】




【図2】



[図4]





【図8】



【図16】







* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] Especially this invention relates to the pattern formation approach of a MLR process using minerals about the multiple level resist process (MLR) in the production process of a semiconductor device.

[0002]

[Description of the Prior Art] <u>Drawing 1 - drawing 4</u> are the formation process Figs. of the MLR pattern using an organic resist in case there is no conventional level difference. As shown in <u>drawing 1</u>, the lower layer resist film 13, the middle class 15, and the positive upper resist film 17 are applied one by one on the semi-conductor substrate 11. The lower layer resist film 13 and the upper resist film 17 are organic resist film, and an interlayer 15 uses either the SOG film (Spin On Glass) or PE oxide film as an insulator layer.

[0003] The light source 21 is made to expose the upper resist film 17 using the pattern mask 19, as shown in drawing 2. Since the exposed part is removed at the time of development, the positive upper resist film 17 forms the pattern of the upper resist film 17, as shown in drawing 3. As shown in drawing 4, the middle class 15 and the lower layer resist film 19 are etched by using the pattern of the upper resist film 17 as a mask, and the MLR pattern 23 is formed. The MLR pattern 23 acts at a back process considering the polish recon film used as a lower layer, a metal membrane, or an oxide film as a mask at the time of etching. The approach of forming the MLR pattern using the conventional organic resist is C1 at the time of etching of the upper resist film 17 of the quality of organic. - A polymer 25 is formed in the side attachment wall of the MLR pattern 23 of the reaction of a radical. Therefore, there was a trouble of the MLR pattern 23 having had irregular line breadth bias, and a micro loading effect (microloading effect) having arisen, and being hard to adjust a critical area (critical dimension) by the tight ness of a pattern.

[0004] <u>Drawing 5</u> - <u>drawing 9</u> are the formation process Figs. of the MLR pattern using an organic resist in case there is the conventional level difference. If <u>drawing 5</u> is referred to, when the semiconductor device 33 which has a part for a part with flat front faces, such as a capacitor cel of a three dimension, (P) and a slot (R) on a silicon substrate 31 is formed, a level difference will generate it by the usual semi-conductor production process. In order to remove this level difference, a MLR flattening process is given. That is, the lower layer resist film 35 of the quality of organic is thickly vapor-deposited all over a substrate, an insulator layer like the SOG film or PE oxide film is formed as the middle class 37 on the lower layer resist film 35, and the upper resist film 39 of the quality of organic is vapor-deposited on it. At this time, the upper resist film 39 is positive. Even if it performed the MLR flattening process, flattening of no front faces is carried out by the level difference of a semiconductor device.

[0005] If <u>drawing 6</u> is referred to, after performing a MLR flattening process, a contact hole will be appointed using the pattern mask 41. In order to appoint a contact hole, in case the light source 43 is made exposed, the surface area of the upper resist film 39 exposed by the light source 43 with a surface level difference by part for the flat-surface part (P) of a semiconductor device 33 and a slot (R) will be

different. If <u>drawing 7</u> is referred to, like <u>drawing 1</u> - <u>drawing 4</u>, a MLR pattern formation process will be performed and the MLR pattern 45 will be formed.
[0006]

[Problem(s) to be Solved by the Invention] However, since the surface area of the upper resist film 39 exposed by part for a flat-surface part (P) and a slot (R) will be different as shown in drawing 6 when there is a level difference, the MLR pattern 45 which has the width of face for which it asks cannot be obtained. Therefore, the contact hole 47 of the magnitude for which it asks even if it etches the semiconductor device 33 which is the lower layer of the MLR pattern 45 using this MLR pattern 45 and forms a contact hole 47, as shown in drawing 9 can be obtained no longer. That is, drawing 8 is the top view of a contact hole 47, and as shown in drawing, the magnitude of the contact hole 47 for a flatsurface part (P) and a slot (R) is different. Therefore, a front face cannot become flat to be alike to that extent after a flattening process, and the conventional MLR pattern formation approach using an organic resist cannot form correctly the MLR pattern for which it asks since the level difference of the semiconductor device which is a lower layer is held even to the MLR film of an up layer as shown in drawing 6, when the level difference of a semiconductor device is about 1.5 micrometers or more. [0007] Moreover, even if it forms a contact hole 49 using the contact hole mask 41, the magnitude of a contact hole is not formed like a request. Moreover, since an organic resist is similarly used when there is a level difference, like explanation of drawing 1 - drawing 4, a polymer will be formed in the side face of a MLR pattern, and the very thing of the configuration of a contact hole will also deform. The purpose of this invention is to offer the MLR pattern formation approach using the minerals resist from which an exact pattern is obtained.

[8000]

[Means for Solving the Problem] The step which vapor-deposits the lower layer resist film on the semi-conductor substrate with which the semiconductor device which has a level difference was formed according to this invention in order to attain the above-mentioned purpose, The step which forms the middle class on the lower layer resist film, and the step which vapor-deposits the upper resist film which consists of 1st minerals resist film and 2nd minerals resist film on the middle class, The step which exposes the upper resist film using a pattern mask, and the step which etches the exposure part of the 2nd minerals resist film among the upper resist film, The step which etches the 1st minerals resist film by using the exposure part of the remaining 2nd minerals resist film as a mask, and forms the pattern of the upper resist film, Sequential etching of the middle class and the lower layer resist film is carried out by using the pattern of the upper resist film as a mask, and the MLR pattern formation approach containing the step which forms a MLR pattern, and the step which removes the pattern of the remaining upper resist film is offered.

[0009]

[Example] <u>Drawing 10</u> - <u>drawing 16</u> are the formation process Figs. of the MLR pattern using the minerals resist by the example of this invention. If <u>drawing 10</u> is referred to, the semiconductor device 63 which has a level difference like the capacitor cel of a three dimension is formed on the semiconductor substrate 61. The semiconductor device 63 consists of a part for the surface fang furrow part (R) and a flat part (P). If <u>drawing 11</u> is referred to, 130% or more of thickness of the level difference of a semiconductor device 63 will be made to vapor-deposit and carry out primary flattening of the lower layer resist film 65 on the semi-conductor substrate 61 with which the semiconductor device 63 was formed. Minerals resist film like 1-GexSex film or the organic resist film can be used for the lower layer resist film 65.

[0010] An insulator layer like PE oxide film or the SOG film is formed as the middle class 67 on the lower layer resist film 65, and secondary flattening of the positive upper resist film 69 is formed and carried out on it. Therefore, the front face will be in the condition that flattening was carried out completely.

[0011] the upper resist film 70 and Ag2Se of the 1st minerals [like 1-GexSex film] whose upper resist film 69 is two-layer structure with the upper resist film 71 of the 2nd minerals [like] -- having -- as the upper resist film 69 -- Ag2 Se/GexSe 1-x except [of the minerals resist film] -- Ag2 S/As2S3 As2Se3

or -- Ag2 Te/As-Te etc. -- it can use. The upper resist film 70 of the 1st minerals is vapor-deposited by 2000-3000A thickness by the RF spatter (RF Sputter), and carries out vacuum evaporationo formation of the upper resist film 71 of the 2nd minerals by the thickness of 500A or less by the RF spatter. [0012] If it exposes to the light source 75 using the pattern mask 73 like drawing 12 after performing a flattening process, as for the part 76 exposed to the light source of the upper resist film 69, photograph doping (photo doping) will take place. The part 76 by which the upper resist film 71 of the 2nd minerals was exposed is etched like drawing 13 with an alkali solution, the part by which the upper resist film 70 of the 1st minerals was exposed by using the upper resist film 71 of the 2nd minerals of a non-exposing part as a mask is etched, and the pattern of upper resist film 69 like drawing 14 is obtained. In drawing 12, drawing-number (sign) 76' shows the part by which the upper resist film 69 shown with the top view was exposed. Since flattening of the front face is carried out completely, the upper resist film 69 will have the area with the exposed same part 76 to the light source 75 using the pattern mask 73 at the time of exposure.

[0013] Like <u>drawing 15</u>, the lower layer resist film 65 is etched with the middle class 67 as a mask of the pattern of the upper resist film 69, and the MLR pattern 77 is obtained. The upper resist film 69 of a non-exposing part is removed altogether. A HNO3-HCl-H2O compound solution removes the non-exposing part of the upper resist film 71 of the 2nd minerals among the upper resist film 69, and the non-exposing part of the upper resist film 70 of the 1st minerals is CF4, and CHF3 and SF6. Gas [like] or an alkali solution removes.

[0014] On the other hand, when forming a MLR pattern using the negative upper resist film, the non-exposing part of the upper resist film 71 of the 2nd minerals is etched with a HNO3-HCl-H2O compound solution, the non-exposing part of the upper resist film 70 of the 1st minerals is etched by using the upper resist film 71 of the 2nd minerals of an exposure part as a mask, and the pattern of the upper resist film 69 is formed. Besides, the lower layer resist film 65 is etched with the middle class 67 by using the pattern of the layer resist film 69 as a mask, and the MLR pattern 77 is formed. It is an alkali solution or CF4, and CHF3 and SF6 after formation of the MLR pattern 77 about the exposure parts 76 of the remaining upper resist film 69 71, i.e., the upper resist film of the 2nd minerals, and the upper resist film 70 of the 1st minerals. It removes using gas [like].

[0015] <u>Drawing 17</u> is process drawing which forms a contact hole 79 using the MLR mask 77 obtained from the above. If the semiconductor device 63 which is a lower layer is etched using the MLR mask 77, a contact hole 79 will be formed. <u>Drawing 16</u> is what showed the contact hole 79 superficially, and in this invention, since the MLR mask 77 for which it asks can be obtained, it turns out that the contact hole 79 of desired magnitude can be altogether obtained in a part for a slot (R) and the flat-surface part (P) of a semiconductor device 63.

[0016] <u>Drawing 18</u> and 19 are the drawings for explaining the photograph doping phenomenon generated from the upper resist film 69 in the case of exposure. Like <u>drawing 18</u>, if the light source 75 is made to expose the upper resist film 69 using the pattern mask 73, as for the part 76 exposed by the light source 75 of the upper resist film 76, photograph doping will take place. Therefore, Ag2Se which is the upper resist film 71 of the inside of the upper resist film 76, and the 2nd minerals Ag It moves to GexSe 1-x which is the upper resist film 70 of the 1st minerals, and is Ag+. The trap of the ion is carried out into the electron of GexSe 1-x. That is, it sets on the upper resist film 69 with which light was scanned from the light source 75, and is hv. -> e++h+2hv+Ag2Se -> 2Ag++Se arises.

[Effect of the Invention] According to this invention, the following effectiveness is acquired as explained above. When 1.5 micrometers or more of level differences occur, since the approach using the conventional organic resist film cannot carry out flattening of the front face completely, it cannot obtain an exact MLR pattern. In this invention, since the minerals resist film is used, flattening of the front face can be carried out completely, and an exact MLR pattern can be obtained. Therefore, the contact hole of the magnitude for which it asks also at the time of formation of the contact hole using a consecutive MLR pattern can be obtained. Moreover, since the problem in which a polymer is formed is also solvable at the time of MLR etching of the quality of organic, it means that the bias of a critical area was

| stabilized, the micro RODINGU | effectiveness can be decreased, | and, thereby, resolution can be |
|-------------------------------|---------------------------------|---------------------------------|
| improved. | | |

[Translation done.]

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The step which vapor-deposits the lower layer resist film on the semi-conductor substrate with which the semiconductor device which has a level difference was formed, The step which forms the middle class on the lower layer resist film, and the step which vapor-deposits the upper resist film which consists of 1st minerals resist film and 2nd minerals resist film on the middle class, The step which exposes the upper resist film using a pattern mask, and the step which etches the exposure part of the 2nd minerals resist film among the upper resist film, The step which etches the 1st minerals resist film by using the non-exposing part of the remaining 2nd minerals resist film as a mask, and forms the pattern of the upper resist film, The MLR pattern formation approach which carries out sequential etching of the middle class and the lower layer resist film by using the pattern of the upper resist film as a mask, and is characterized by including the step which forms a MLR pattern, and the step which removes the pattern of the remaining upper resist film.

[Claim 2] The MLR pattern formation approach according to claim 1 characterized by forming the lower layer resist film by 130% or more of thickness of the level difference of a semiconductor device.

[Claim 3] The MLR pattern formation approach according to claim 1 characterized by using the organic resist film as lower layer resist film.

[Claim 4] The MLR pattern formation approach according to claim 2 characterized by using the minerals resist film as lower layer resist film.

[Claim 5] The MLR pattern formation approach according to claim 4 characterized by using GexSe 1-x as lower layer resist film.

[Claim 6] As upper resist film, it is Ag2 Se/GexSe 1-x. The MLR pattern formation approach according to claim 1 characterized by using.

[Claim 7] As upper resist film, it is Ag2 Se/As2S3. Ag2Se3 Ag2Te / As-Te The MLR pattern formation approach according to claim 1 characterized by using either.

[Claim 8] The upper resist film of the 1st minerals is the MLR pattern formation approach according to claim 1 characterized by forming by 2000-3000A thickness by the RF spatter (RF Sputter).

[Claim 9] The upper resist film of the 2nd minerals is the MLR pattern formation approach according to claim 1 characterized by forming by the thickness of 500A or less by the RF spatter.

[Claim 10] The MLR pattern formation approach according to claim 1 that the upper resist film is characterized by the positive thing.

[Claim 11] The MLR pattern formation approach according to claim 10 characterized by etching the exposure part of the upper resist film of the 2nd minerals with an alkali solution.

[Claim 12] The upper resist film of the inside of the pattern of the upper resist film and the 2nd minerals is the MLR pattern formation approach according to claim 1 characterized by removing with a HNO3-HCl-H2O compound solution.

[Claim 13] The MLR pattern formation approach according to claim 1 characterized by removing the upper resist film of the 1st minerals with an alkali solution in the pattern of the upper resist film. [Claim 14] It is CF4, and CHF3 and SF6 about the upper resist film of the inside of the pattern of the

upper resist film, and the 1st minerals. The MLR pattern formation approach according to claim 1 characterized by removing using either of gas [like].

[Claim 15] The step which vapor-deposits the lower layer resist film on the semi-conductor substrate with which the semiconductor device which has a level difference was formed, The step which forms the middle class on the lower layer resist film, and the step which vapor-deposits the upper resist film which consists of 1st minerals resist film and 2nd minerals resist film on the middle class, The step which exposes the upper resist film using a pattern mask, and the step which etches the non-exposing part of the 2nd minerals resist film among the upper resist film, The step which etches the 1st minerals resist film by using the exposure part of the remaining 2nd minerals resist film as a mask, and forms the pattern of the upper resist film, The MLR pattern formation approach which carries out sequential etching of the middle class and the lower layer resist film by using the pattern of the upper resist film as a mask, and is characterized by including the step which forms a MLR pattern, and the step which removes the pattern of the remaining upper resist film.

[Claim 16] The MLR pattern formation approach according to claim 15 that the upper photoresist film is characterized by the negative thing.

[Claim 17] The MLR pattern formation approach according to claim 15 characterized by etching the non-exposing part of the 2nd minerals resist film with a HNO3-HCl-H2O compound solution. [Claim 18] The MLR pattern formation approach according to claim 15 characterized by removing the pattern of the remaining upper resist film with an alkali solution.


[Translation done.]


* NOTICES *


Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS [Drawing 1] [Drawing 2] [Drawing 3] [Drawing 4]







[Translation done.]